西安电子科技大学网络与继续教育学院 2019 学年下学期 《数字逻辑电路》期末考试
>第 1 页 （共 5 页）学习中心/函授站_
姓 名 学 号
西安电子科技大学网络与继续教育学院
2019 学年下学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号 一 二 三 四 总分
题分 30 10 30 30
得分
考试说明：
1、大作业试题于2019 年10 月17 日公布，2019 年10 月18 日至2019 年11 月3 日
在线上传大作业答卷（最多上传10 张图片，一张图片对应一张A4 纸答题纸），要求拍照清晰、
上传完整；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要
求字迹工整、卷面干净。
一、单项选择题（本大题共 15 小题，每小题 2 分，共 30 分）
1．下列数中最小的数是
A．(1000.1)2 B．(10.3)8 C ． (8.3)10 D ．(8.3)16
2．与(77)8 相等的 5421BCD 码数是
A．(01110111)5421BCD B．(01100011)5421BCD
C．(10010011)5421BCD D．(10010110)5421BCD
3．已知输入 A、B 和输出 F 的波形如图 1.1 所示，由此判断 F 与 A、B 的逻辑关系是
A． 与非 B．异或
C．或非 D．同或
A
B
F
图 1.1
第 2 页 （共 5 页）
4．在下列电路中，能实现F AB C 的电路是
5．函数F AB (CD BC) AB C 的反函数是
A．F A B(C D)(B C)A B C
B．F A B(C D)(B C)A B C
C．F A BC BD C A B C
D．F A B(CD BC) A B C
6．与函数F AC CD AD 相等的函数式是
A．F AC B．F CD C．F C AD D．F AD
7．已知函数F A B C ，问使函数F 0 的输入组合是
A．ABC=001 B．ABC=110 C．ABC=000 D．ABC=010
8．逻辑项ABCD ，其逻辑相邻项的是
A． ABCD B． ABCD C． ABCD D． ABCD
9．逻辑函数F CD BCD ABD ABD 的最简或非式是
A．F C D B D B．F C D B D
C．F B D C D D．F A B C D
10．逻辑函数F A C BC ，其约束条件为 AB 0 ，它的最简与或非式是
A．F AC BC B．F AC BC
C．F AC B C D．F AC BC
&
&
A
B
C
F
R
+UCC
“1” A
&
&
A
B
C
F
R
+UCC
B
A &
B
C
F
R
+UCC
“1” C
&
& &
A
B
C
“1”
F
D
A B C D
第 3 页 （共 5 页）
11．函数F (1,5,7,8,9,12,13,15) 的最简与或式是
A．F CD BC A D B．F AC CD B D
C．F AC CD BD D．F CD BC AD
12．D 触发器置 1，其激励端D 的取值为
A．D 0 B．D 1 C．D Qn D．D Qn1
13．设计模值为 30 的计数器至少需要触发器的级数为 [ ]
A．3 B. 4 C. 5 D. 6
14．n 位纽环形计数器，其计数模值为 [ ]
A.n B.n2 C.2n D.2n
15．74LS194 当 Cr=1，S1=1 S0=1 时 Q0Q1Q2Q3 等于 [ ]
A．0000 B．D0D1D2D3 C．1111 D．1001
二、填空题（本大题共 5 小题，每小题 2 分，共 10 分）
16．余 3BCD 码 0011 表示的十进制数是 。
17、F A A1= 。
18、 将 一 路 多 路 输 入 信 号 ， 分 配 到 多 路 输 出 ， 该 器 件 称
为 。
19、5 级触发器组成扭环型计数器，其无效状态数有 。
20、四位移位寄存器存放数据是 1001，经过右移两次均移进 0，再左移一次移进
一个 0 此时移位寄存器存放的数是 。
三、分析题（本大题共 3 小题，每小题各 10 分，共 30 分）
说明：中规模器件 74LS90、74LS161 和 74LS194 的功能表在最后。
21．数据选择器电路如图 3.1 所示
①写出 F 表达式； ②填写出卡诺图； ③写出最简与非
式。 D0 D1 D2 D3
A0
A1
4选1MUX
≥1 &
1
C
D
A B
图3.1
F
第 4 页 （共 5 页）
22．由 74LS90 和 74LS194 组成电路如图 3.4(a)、(b)所示
①分别列出它们的状态迁移关系；
②指出其功能。
23．由译码器 74LS138 和计数器 74LS161 组成电路如图 2.4 所示。
① 列出 74LS161 的状态迁移关系；
② 列出输出 F 的序列信号。
四、设计题（本大题共 3 小题，每小题小题各 10 分，共 30 分）
24．用译码器和少量的门电路设计一个一位二进制数的全减器。
（A 为被减数，B 为减数，D 为差，Ci 为低位的借位，Ci＋1 为向高位的借
位）
①作出真值表；
②写出方程式；
③画出逻辑图。
25．用 74LS90 设计七进制 5421BCD 码计数器。
图3.4
QA QB QC QD
CP2
CP1S
91 S92 R01 R01
•
•
•
•
CP 74LS 90 & S1
SR
S1
S0 1
0
Q0 Q1 Q2 Q3
D0 D1 D2 D3
CP 74LS194
(a)
SL
0 1 0
“1” Cr
=1
(b)
74LS138
E1
E2
E3
“1”
1
0
2
3
4
5
6
7
A2 A1 A0
&
74LS161
QD QC QB QA
T
P
A LD
oc
Cr
B C D
1
CP
1
1
F
图2.4
第 5 页 （共 5 页）
① 列出状态迁移关系；
② 决定反馈归零信号；
③ 画出逻辑图。
26．用 JK 触发器设计一个四进制减法计数器
①作出状态迁移表；
②写出每级触发器的激励函数；
③画出逻辑图。
74LS90功能表
输入 输出
R01 R02 S91 S92 CP1 CP2
1 1
1 1
1 1
1 1
0
0
0
0
R01R02=0 S91S92=0
0
0
QD
QA
二进制计数
五进制计数
8421码十进制计数
5421码十进制计数
QD QC QB QA
0 0 0 0
0 0 0 0
1 0 0 1
1 0 0 1
CP
CP
CP
CP
74LS161功能表
输入 输出
P T
1
0
0
0
QD
0 0 0 0
计数（模16）
QA QB QC
保持
A B C
0
1
1
1
LD D
1 1 1
1 1
CP
A B C D A B C D
保持（Oc=0)
Cr
74LS194功能表
输入 输出
Cr CP S1 S0 SL SR
1
0
0
0
0
Q3
0 0 0 0
保持
SR
SL
Q0 Q1 Q2
SR Q0 Q1 Q2
Q1 Q2 Q3 SL
D0 D1 D2 D3
d0 d1 d2 d3 d0 d1 d2 d3
0
1
1 0
1
1
1 1 1
1 保持
页:
[1]